

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2003 EPO. All rts. reserv.

9512233

Basic Patent (No,Kind,Date): JP 2119126 A2 900507 <No. of Patents: 001>

MANUFACTURE OF SEMICONDUCTOR DEVICE (English)

Patent Assignee: SEMICONDUCTOR ENERGY LAB

Author (Inventor): YAMAZAKI SHUNPEI

IPC: \*H01L-021/205; H01L-031/04; C23C-016/32; C30B-025/02

CA Abstract No: 113(20)182977F

Derwent WPI Acc No: C 90-181933

JAPIO Reference No: 140346E000016

Language of Document: Japanese

Patent Family:

Patent No	Kind	Date	Applic No	Kind	Date
JP 2119126	A2	900507	JP 89219302	A	890825 (BASIC)

Priority Data (No,Kind,Date):

JP 89219302 A 890825

DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

03143626 \*\*Image available\*\*

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.: 02-119126 [JP 2119126 A]

PUBLISHED: May 07, 1990 (19900507)

INVENTOR(s): YAMAZAKI SHUNPEI

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese Company or Corporation), JP (Japan)

APPL. NO.: 01-219302 [JP 89219302]

FILED: August 25, 1989 (19890825)

INTL CLASS: [5] H01L-021/205; H01L-031/04; C23C-016/32; C30B-025/02

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 12.6 (METALS -- Surface Treatment); 13.1 (INORGANIC CHEMISTRY -- Processing Operations)

JAPIO KEYWORD:R004 (PLASMA); R096 (ELECTRONIC MATERIALS -- Glass Conductors)

JOURNAL: Section: E, Section No. 956, Vol. 14, No. 346, Pg. 16, July 26, 1990 (19900726)

#### ABSTRACT

PURPOSE: To obtain a semiconductor layer, with small power and superior productivity by a method wherein, when a semiconductor layer is grown on a substrate by plasma vapor method, an  $\text{Si}(\text{sub } x)\text{C}(\text{sub } 1-x)$  ( $0 < x < 1$ ) layer is formed by applying electric energy to reactive gas of  $\text{SiH}(\text{sub } 4-x)(\text{CH}(\text{sub } 3))(\text{sub } x)$  ( $1 \leq x \leq 3$ ) wherein group III impurity or group V impurity is mixed.

CONSTITUTION: When silicon carbide ( $\text{Si}(\text{sub } x)\text{C}(\text{sub } 1-x)$   $0 < x < 1$ ) is formed as reactive gas being starting material, material having carbon silicon bond is used. That is, Si-C bond is made easily to generate in reaction product such as tetramethylsilane  $\text{Si}(\text{CH}(\text{sub } 3))(\text{sub } 4)$ , tetraethylsilane  $\text{Si}(\text{C}(\text{sub } 2)\text{H}(\text{sub } 5))(\text{sub } 4)$ ,  $\text{Si}(\text{CH}(\text{sub } 4))(\text{sub } x)\text{Cl}(\text{sub } 4-x)$  ( $1 \leq x \leq 3$ ),  $\text{Si}(\text{CH}(\text{sub } 3))(\text{sub } x)\text{H}(\text{sub } 4-x)$  ( $1 \leq x \leq 3$ ). For example, after the reactive gas is mixed by a mixer 8, it is made to flow in a layer-type toward an exhaust vent 6, and a thin film whose thickness irregularity is less than 5% is made to generate on a substrate arranged parallel with the layer-type flow. The pressure of the atmosphere is set in a range of 0.3-0.6Torr, and electromagnetic energy is set lower than or equal to 50W.

⑨ 日本国特許庁(JP)

⑩ 特許出願公開

## ② 公開特許公報(A) 平2-119126 ③

⑥ Int. Cl.<sup>5</sup> 識別記号 庁内整理番号 ⑧ 公開 平成2年(1990)5月7日 J157c  
 H 01 L 21/205 7739-5F  
 31/04  
 // C 23 C 16/32 8722-4K  
 C 30 B 25/02 P 8518-4G  
 7522-5F H 01 L 31/04 V  
 審査請求 有 発明の数 1 (全8頁)

④ 発明の名称 半導体装置作製方法

⑤ 特 願 平1-219302

⑥ 出 願 昭56(1981)11月28日

⑦ 特 願 昭56-191268の分割

⑧ 発 明 者 山 崎 舜 平 東京都世田谷区北鳥山7丁目21番21号 株式会社半導体エ  
 ネルギー研究所内

⑨ 出 願 人 株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地

## 明 細 書

## 1. 発明の名称

半導体装置作製方法

## 2. 特許請求の範囲

1.  $SiH_x(CH_3)_y$  ( $1 \leq x \leq 3$ ) に置換  
 またはV価の不純物を混合した反応性気体に  
 電気エネルギーを加えて  $Si_3C_{1-x}$  ( $0 < x < 1$ )  
 を主成分とするPまたはN型炭化硅素半  
 導体を基板上に形成することを特徴とする半  
 導体装置作製方法。

## 3. 発明の詳細な説明

本発明はプラズマ気相法により、再現性、特性  
 のよい半導体装置を作製する方法に関する。

本発明はプラズマ気相法により反応炉内に設け  
 られた基板上にP型およびN型の半導体層を有す  
 る第1の半導体装置を形成した後、この半導体装  
 置のNまたはP型不純物が次に作られるPまたは  
 N型の半導体層中に反応装置の内壁または基板の  
 ホルダーより再放出され、これが $10^{13} \sim 10^{15} \text{ cm}^{-2}$   
 の濃度で混入されてしまうことを防止するため、

この各工程の間に前回作られた半導体層上に真性  
 または実質的に真性(以下「層」という)のコーチ  
 ング用の被膜を形成する工程(この場合は次の  
 工程の最初に作られる被膜をコーティングしても  
 よい)により実質的に過去の履歴を除去してしま  
 うことを目的としている。

さらにまたは前回作られた半導体層のうち、反  
 応装置の内壁、基板のホルダー等の表面に付着し  
 たものをCF等の反応性気体をプラズマ化するこ  
 とにより除去してしまう工程を設けることを目的  
 とする。

かくすることにより再現性よくRUN-TO-RUNの特  
 性をバラツキを少なくするとともに、その得られた  
 特性もさわめてすぐれたものとすることができる  
 という特徴を有する。

また本発明は反応炉内に設けられた基板上に少  
 なくともひとつの結合特にPIN、PI、NIま  
 たはPN接合を有する半導体装置において、反応  
 炉の内壁特にプラズマ原子または反応性気体が研  
 突する内壁より不純物特に酸素、アルカリ金属原

## 特開平2-119126(2)

子が放出されることを防ぐため、これらの表面にあらかじめ真性または実質的に真性の半導体層例えば非単結晶窒素を形成することを目的としている。

本発明はこれらの実質的に除去するためのコーティングにより再放出を防ぐため、半導体層を半導体装置の作製に必要な電磁エネルギーの出力 $P_0$ 例えば5〜100W、温度 $T_0$ 例えば200〜328℃に対し、 $P_0-10W$ (但し最低5Wとする)〜 $P_0+30W$ の範囲、また $T_0-50℃$ 〜 $T_0+50℃$ 特に好ましくは $P_0$ 、 $T_0$ と同じまたは概略同じ条件にて作製し、 $0.2 \sim 1 \mu$ の厚さに形成せしめることを特徴としている。

従来プラズマCVD法に関しては、ひとつの反応炉にてP/N接合等を有する半導体装置の作製が行なわれていた。しかしこの接合をくりかえし行なうと、全くわけのわからない劣化、バラツキに悩まされてしまい、半導体装置としての信頼性に不適当なものしかできなかった。

この問題を調べた結果、この最大の原因は、反

応炉内に付着している酸素、アルカリ金属が半導体層中に混入して、電気伝導度の低下をもたらすものであり、酸素にあっては1PPMの混入であっても、抵抗率 $10^{-2}(\Omega \text{cm})^{-1}$ を $10^{-3}(\Omega \text{cm})^{-1}$ と1/100にまで下げてしまっていた。

またアルカリ金属にあっても、5PPMの混入において、P型、I型の伝導度の低下また透明導電膜の伝導度の低下をもたらしてしまっていた。

これらの混入を防ぐため、反応炉の内壁また基板ホルダー(ボートともいう)の特にプラズマによる反応性気体たスパングされる部分に対して、あらかじめ半導体層を $0.2 \sim 2 \mu$ の厚さに形成させ、コーティングしてしまうことがきわめて重要であった。さらに再現性特性劣化に対しては、ひとつの半導体装置の作製に対し、その最後の工程がNまたはP型半導体層を作りまた次の最初の工程にPまたはN型の半導体層を作ろうとした時、 $10^{12} \sim 10^{14} \text{cm}^{-2}$ の濃度に最初の不純物例えばリンがP型半導体層中に混入してしまう。このためP型半導体層は例えば $10^{12} \sim 10^{14} \text{cm}^{-2}$ の濃度にホウ素

を添加してP型層としてもその電気伝導度はリンの混入により再結合中心が増加するためきわめて特性が悪く、混入がない場合 $10^{-2} \sim 10^{-1}(\Omega \text{cm})^{-1}$ に対し、 $10^{-2} \sim 10^{-1}(\Omega \text{cm})^{-1}$ と1/100〜1/1000しか得られなかった。

このためP/N型光電変換装置においては2〜4%の効果を各ランごとのバラツキを±200%も有して得られたにすぎず好ましくなかった。

しかし本発明方法にあっては、8〜10%の約3〜5倍の高い変換効率を得ることができるようになった。

またこの不純物酸素ドーピングの効果を少なくするため、本発明人の出願になる特許願「半導体装置作製方法」58-55608(願発示53-152887昭和53年12月10日出願)が知られている。これは例えばP/N半導体装置を作ろうとする時、各P層、I層、N層をそれぞれ独立の反応炉を作り、基板をその層間を移動せしめることにより行わんとするものである。この方法にあっては、本発明は同じ材料を持つことができ、きわめて好ましい電気

的特性を得ることができる。しかしその場合、装置はひとつの空の方式の3倍であり、製造コストが2.5〜3倍も高価になってしまう。さらに多量生産向きでない等の欠点を有していた。

本発明はかかる反応炉において、特に槽型の反応炉において特に有効である。また多量に基板上に半導体装置を作ろうとする時特に有効であり、半導体装置ひとつあたりの装置の減価償却を含めて、製造コストをたて型反応炉の1/100にできるという大きな特徴を有している。

すなわち本発明はかかる多量生産用に槽型に配置された反応炉または反応筒(10〜30cmφ、長さ1〜5m)を用いる方法を中心として記す。

かかる反応筒の外側に一對の反応性気体をプラズマ化する電磁エネルギー供給用の電極と被電極の外側にこの反応筒および電極を囲んで加熱装置とを具備し、この反応筒内を炉方向に反応性気体を流し、この気体の流れにそって基板を配置せしめたものである。

さらにかかる装置内に一對の電極により発生す

## 特開平2-119126(3)

る電極界に垂直または平行に基板を配置し、これを複数段または複数列配置して2〜20cm<sup>2</sup>の基板例えば10cm<sup>2</sup>の基板を20段20列計400個の被形成面上に一度に被膜特に炭素、炭素、炭化炭素または炭化ゲルマニウム、ゲルマニウム被膜すなわち4価の元素を中心とした半導体膜を形成せしめることを中心として記す。

本発明は炭素—珪素結合を有する水素化合物またはハロゲン化物(炭化珪化合物気体)よりなる反応性気体、シラン( $\text{Si}_n\text{H}_{2n+2}$ ,  $n \geq 1$ )の加基珪化合物気体またはアセチレン等の炭化水素を用いて被形成面上に非単結晶の炭化珪素、珪素または炭素を主成分とする被膜を0.05〜1 torrの反応炉圧力で100〜400℃の温度で形成せしめるプラズマ処理に関する。

本発明はさらにかかる反応性気体にII価の不純物であるB, Al, Ga, Inを含む不純物気体例えばジボロン( $\text{B}_2\text{H}_6$ )、V価の不純物を含む不純物気体例えばフォスフィン( $\text{PH}_3$ )またはアルシン( $\text{AsH}_3$ )を逐次添加して被形成面を有

する基板上に密着してP型層、さらにI型層およびN型層をPINの順序にて積層形成せしめ、これをくりかえし、実用して作製することを目的としている。さらに本発明はプラズマ化する電磁エネルギーのパワーにより、アモルファス構造の半導体(A<sub>1</sub>という)、5〜100Åの大きさの微結晶性を有するセミアモルファス(半非晶質、以下SASという)または5〜200Åの大きさのマイクロポリクリスタル(微多結晶、以下PCという)の構造を有する半導体の加基非単結晶半導体膜を作製せんとするものである。さらに強い電磁エネルギーを与える場合、基板表面ではスパッタ—された電気的に欠陥だらけのアモルファス構造になりやすい。かかる欠陥構造をなくするため、基板は互いに10〜40mm代表的には20〜25mm間隔し、プラズマ反応に200〜500Wという高いエネルギーが必要の場合であっても、被形成面上にはこのスペースの実質的なプラズマエネルギーを得る距離を基板間の距離で制御し、実質的に2〜20Wという弱いパワーで被膜化せしめると同等の特性を有せしめ

たことを特徴とする。

このため本発明においては、その出発物質である反応性気体に炭化珪素( $\text{Si}_n\text{C}_{1-x}$ ,  $0 < x < 1$ )を作ろうとした場合、炭素—珪素結合を有する材料を用いた、すなわち炭素—珪素結合を有する水素化合物またはハロゲン化合物例えばテトラメチルシラン( $\text{Si}(\text{CH}_3)_4$ ) (単にTMSという)、テトラエチルシラン( $\text{Si}(\text{C}_2\text{H}_5)_4$ )、 $\text{Si}(\text{CH}_3)_3\text{C}_2\text{H}_5$  ( $1 \leq x \leq 3$ )  $\text{Si}(\text{CH}_3)_2\text{H}$  ( $1 \leq x \leq 3$ )等の反応性気体を用いて反応生成物中にSi—C結合を得やすくしている。

また珪素を主成分とする被膜を得ようとする時は $\text{Si}_n\text{H}_{2n+2}$  ( $n \geq 1$ )のシラン、 $\text{SiF}_4$ またはこれらの混合気体を用いた。炭素を得ようとする時は、アセチレン( $\text{C}_2\text{H}_2$ )またはエチレン( $\text{C}_2\text{H}_4$ )を主として用いた。こうすることにより、珪素( $\text{Si}$ )、炭化珪素( $\text{Si}_n\text{C}_{1-x}$ ,  $0 < x < 1$ )または炭素( $\text{C}$ ) (これらを合わせると $\text{Si}_n\text{C}_{1-x}$ ,  $0 \leq x \leq 1$ )と示することができるため、以下

炭素珪素という時は $\text{Si}_n\text{C}_{1-x}$  ( $0 \leq x \leq 1$ )を意味するものとする)を作製する。

さらにここにII価またはV価の不純物を添加して被形成面よりP型、I型(真性またはオートドーピング等を含む人為的に不純物を添加しない実質的に真性)さらにN型の半導体または半絶縁体を作製した。

さらにかかる反応性気体を用いると、反応炉を1気圧以下特に0.01〜10 torr、代表的には0.3〜0.6 torrの圧力下にて50W以下の電磁エネルギーにおいても、例えば0.01〜100 MHz、特に500 KHzまたは13.56 MHzにおいて被膜を形成することが可能である。即ち低エネルギープラズマCVD装置とすることができた。

さらに50〜500Wという高エネルギープラズマ雰囲気とすると、形成された炭化珪素は微結晶化し、その結果P型またはN型において、ホウ素またはリンを0.1〜5% (ここでは(BHまたはPH)/(炭化物気体または炭化珪化合物気体+珪化合物気体)の比をパーセントで示す)添加した場合、低

## 特開平2-119126(4)

エネルギーでは電気伝導度は $10^{-4} \sim 10^{-2} (\Omega \text{ cm})^{-1}$ であったものが $10^{-2} \sim 10^{-1} (\Omega \text{ cm})^{-1}$ と約千倍にまで高めることができた。

さらにこの高エネルギー法を用いて得られた炭化珪率は5～200人の大きさの微結晶構造を有するいわゆるSAS構造を有せしめることができた。かかるSASにおいて、そのPまたはN型の不純物のアクセプタまたはドナーとなるイオン化率を97～100%を有し、添加した不純物のすべてを活性化することができた。

以上に図面に従って本発明のプラズマ気相法を説明する。

第1図は本発明を用いたプラズマCVD装置の概要を示す。

第1図において被形成面を有する基板(1)は角型の石英ホルダーにて保持され、図面では7段2列計14まいの積層をさせている。基板およびホルダーは反応炉の前方の別室(29)に入口(30)より予め設置され、バルブ(32)ロータリーポンプ(33)により真空引きがなされる。さらに開閉とびら(34)

を開けて、反応炉内に自動送り装置により導入され、さらにミキサー用混合板(35)も同時配置される。これらは反応炉、別室ともに真空状態においてなされ、反応炉内に酸素(空気)が少しでも流入しないように努めた。さらに開閉とびら(34)を閉じたことにより、図面の如く電極(9)、(10)の間に基板が配置された。

各基板は10～40mm代表的には20～25mmの間かくをおいて配列されており、このホルダーによる反応性気体は反応炉(25)の前方にミキサー(8)を設け層流とし、さらにこれらの反応性気体が基板の間の空隙に均一に注入するように設けてある。被形成面は基板の下側または互いに裏面を重れ合わせて逆置に配置された側面である。

また図面は反応系を上方よりながめた構造を示したものであり、基板(1)は互いに裏面を合わせて逆置に配置させている。かくの如く重力を利用してフレイクを下側に除去することは、生産歩留りを考慮する時きわめて重要である。さらにこの基板(1)を折入させた反応炉(25)には、この基板

に垂直または平行(特に平行にすると被膜が均一性が得やすい)に電磁エネルギーの電界が第2図に(A)または(B)特に(C)の如くに加わるように一對の電極(9)、(10)を上下または左右に配置して設けた。この電極の外側に電磁炉(5)が設けられており、基板(1)が100～400℃代表的には300℃に加熱されている。

反応性気体は水素またはヘリウムキャリアガス例えばヘリウムを(13)より、Ⅱ図の不純物であるジボラン(14)より、Ⅳ図の不純物であるフッ素を(15)より、Ⅳ図の添加物である炭化物気体のシランを(16)より導入した。

また炭素—珪素結合を有する反応性気体TMS(20)を用いると、初期状態で液体であるためステンレス容器(21)に保持される。この容器は電子恒温層(22)により所定の温度に制御されている。

このTMSは沸点が25℃であり、ロータリーポンプ(12)をバルブ(11)をへて排気させ、反応炉内を0.01～10torr特に0.02～0.4torrに保持させた。こうすることにより、1気圧より低い圧力により

結果として特に加熱しなくてもTMSを気化させることができる。この気化したTMSを100%の濃度で流量計を介して反応炉に導入することは、従来の如く容器(21)をバブルして反応性気体を放出するやり方に比較して、その流量制御が簡便よく可能であり、技術上重要である。

実用上流量計がつまらなかった場合、図面において(24)よりヘリウムを導入した。

また反応炉(25)またはホルダー(2)の内壁または表面に付着した反応生成物を除去する場合は(17)よりCF<sub>4</sub>またはCF<sub>4</sub>+O<sub>2</sub>(2～5%)を導入し、電磁エネルギーを加えてフッ素ラジカルを生じさせて気相エッチングをして除去した。

さらにこのプラズマ放電においては、反応性気体が混合室(8)をへて混合された後、励起室(25)において分解または反応をおこしめ、反応生成物を基板上に形成する空間反応を出として用いた。電磁エネルギーは電極(1)より直流または高周波を主として用いた。

このようにして被形成面上に炭化珪素被膜を形

特開平2-119126 (5)

成した。例えば基板温度を 300℃、高周波エネルギーの出力を 25W、シランまたは TMS 50cc/分キャリアガスとしての He 250cc/分とした。(反応性気体/He) = 5 において 160A/分の被膜成長速度を得ることができた。

さらにこの被膜形成には、PIN 接合、PN 接合、PI、NJ 接合、PINPIN 接合等をその必要な厚さに必要な反応生成物を基板上に逐次積層して形成させた。

このようにして被形成面上に被膜を形成させてしまった後、反応性気体を反応筒より十分にパージした後、開閉とびら(34)を開け、ミキサ用混合板(35)、ジグ(3)上の基板を別室(29)に自動引出し管により反応筒および別室をともに真空(0.01 torr 以下)にして移動させた。さらに開閉とびら(34)を閉じた後、別室に(31)よりバルブを開けて空気を導入し大気圧とした後、外部にジグおよび被膜の形成された基板をとり出した。

以上の実施例より明らかな如く、本発明は反応性気体をミキサ(8)にて混合した後、排気口(6)に

層状(マイクロにはプラズマ化された状態ではランダム運動をしていた)に渡し、この流れに平行に基板を配置して被形成面上にその膜厚が±5%以内のバラツキで 0.1~3μ の厚さに被膜を形成せしめたことを特徴としている。

さらにこの際プラズマをグロー放電法を利用しておこさせるが、その電極を反応筒の外側に配置せしめ、多量の基板に均一にプラズマがおこるようにしたことを特徴としている。

また被膜の形成に際し、図面の如く 7 段 2 列ではなく、20 段 20 列の如く反応筒を長くする場合、0.41 torr ではなく、さらに 0.2、0.1、0.05 torr とより低圧にすることが、その膜質の均一性特に最前列と最後列との均一性を得しめる上に重要である。

またこの反応筒内に酸素等の精製できない酸化物体の混入を防ぐため、別室を設け、この別室を介して大気中での作業と結合せしめたことは、得られた被膜の特性の再現性を得るのにきわめて重要であった。

第 2 図は第 1 図の図面における排気口(6)方向よりみた基板(1)の配置と電極(9)、(10)との関係を示す。図面において(A)は基板を水平、電極(9)、(10)による電磁界を水平方向に配置したもので、この場合一度に導入できる基板の枚数を増やすことができる。

第 2 図(B)は電極(9)、(10)による電磁界、基板(1)とともに垂直にしたもので、基板の配置枚が(A)の 2 倍になる。

第 3 図は本発明の半導体装置作製方法の操作手順チャートを示したものである。

図面において“0”である(49)は反応筒の真空引による 0.01 torr 以下の保持を示す。さらに“1”の(40)は本発明による反応筒または反応筒およびホルダーに塗布または炭化珪素のコーティングを示す。

このコーティングはその詳細を示すと第 3 図(B)、(C)である。第 3 図(B)は真空引(49)により 0.01 torr 以下にし、10~30 分保持した後、水を電磁エネルギーにより 0~30 分 30~50W の出力によりプ

ラズマクリーニングを行い、吸着、水分、酸素を除去した。さらにその水を除去した後、(51)によりヘリウムを同時に 30~50W の出力によりプラズマ化し、さらに表面の水素を除去した。この水素プラズマ発生(50)に対しては、水系中に 1~5% の濃度で HCl または Cl<sub>2</sub> を添加して行くと、塩素ラジカルが同時に発生し、このラジカルが石英等ホルダーの内側に存在しているナトリウムの如きアルカリ金属をすい出す効果を有する。このためバックグラウンドレベルでのナトリウム、水分、酸素の濃度を形成された被膜中にて 10<sup>-10</sup>cc<sup>-3</sup> 以下にすることができ、きわめて重要な前処理工程であった。

この塩素を添加した場合、さらにこの壁面に残留吸着した塩素を除去するため(51)の不活性気体によるスパッタリングによる除去も有効であった。

この後これらの系を真空引した後、非化合物気体であるシランまたは炭化珪素化合物である TMS を導入し、プラズマエネルギーにより分解して、0.1~2μ 代表的には 0.2~0.5μ の厚さに形成させ

## 特開平2-119126(6)

た。これらの被膜形成をさせる際、高い電磁エネルギーが加わる領域すなわち不純物が再放出されやすい領域に特に厚くつきやすく、二重に好ましい効果をもたらせた。

かかる本発明の複雑な前処理工程を行わない場合であっても、第3図(C)に示す如く真空引の後、珪素または炭化珪素を(52)において同様に0.1～2μ形成し、反応炉型からの酸素、アルカリ金属の再放出を防ぐことが有効であった。

また第3図(A)においては半導体装置の作製のため、基板のコーティング、系の真空引(41)さらにPまたはN型の半導体の作製(42)、I型半導体層の作製(43)、N型半導体層の作製(44)を行い、第1の半導体装置を作製(48)した。この半導体装置は前記したPI、NI、PIN、PN等の接合を少なくとも1つ有するデバイス設計仕様によって作らなければならないということはいふまでもない。

さらにこの後、この系に対し、反応炉のみまたはこの反応炉とホルダーを挿入装置された反応系

に対し(46)に示すI型半導体層または(42)に示す半導体層と同じ半導体層のコーティングにより前の半導体装置作製の既用された工程(44)の履歴が次のランに対して影響を与えないようにした。その詳細は第3図(B)、(C)、(D)、(E)に示す。

すなわち第3図(B)は前記した前処理と同じく真空引(49)水素プラズマ処理(50)、ヘリウムプラズマ処理(51)、半導体装置のランの最初の工程の半導体層を形成する工程(52)を有する。しかしこの(50)、(51)がすでに(A)での(46)で行われているため、一般には(C)の(52)での0.1～2μの厚さの半導体層の作製で十分であった。

またこの前の半導体装置の作製(40)すなわち前のランでの履歴をなくするため、(D)、(E)に示すプラズマエッチング工程を行ってもよい。すなわち第3図(B)は真空引(49)CFまたはCF+O(約5%)を第1図での(17)より導入し、20分～1時間プラズマエッチング(53)を行なった。さらに真空引をしてその後C、Fの残留物を除去するため水素プラズマ処理(50)を10～30分、さらにこのI

層に0.05～0.5μのI型または次の工程の最初のランの半導体層(42)と同様の源電極、成分の半導体層の作製を行なった。この方法が最も徹底して再現性を保証することができた。

簡単な方法としては(E)に示す(49)の真空引、プラズマエッチング(53)残膜吸着ガスの除去(50)の工程を行なった。

かくすることにより第1の半導体装置の作製(40)の最後工程(44)と次の工程(48)の最初の工程(42)との間でPまたはN型の不純物が互いに(42)にて混入する可能性を除去することができた。

また(44)での炭素、ゲルマニウム等の添加物を(42)にて混入することも防ぐことができた。

かかる本発明の方法によりその効果を経験した結果を第4図に示す。

第4図は本発明方法を用いて作られた光電変換装置の結果である。この場合基板として金属例えばステンレス基板または透光性基板であるガラス上にITOを500～2000Å、さらにこの上に酸化スズまたは酸化アンチモンを100～500Åの厚さに

形成させた多量酸の電極を有する基板を用いた。この上にP型炭化珪素(SiC<sub>x</sub>, 0 ≤ x < 1)(例えばx = 0.3～0.5)を100～300Åの厚さにまたこの上面に真性または実質的に真性のASSまたはSASの珪素を0.4～0.7μの厚さに、さらにこの上面にN型炭化珪素(SiC<sub>x</sub>, 0 ≤ x < 1)(例えばx = 0.3～0.5)を100～300Åの厚さに形成させたPIN構造を有せしめた。このP、I、N型半導体の仕様は第3図(A)のチャートにおける(42)、(43)、(44)、(42')...に対応させた。

さらにこの後この工程にITOを500～800Åの厚さにまたはアルミニウム金属膜を真空蒸着法で形成して光電変換装置を作った。その変換効率を第4図(A)に示す。

1cdのセルの大きさをAMI(100mW/cd)の条件にて前処理(40)をいれない場合(71)の3%が、また前処理を行なうと(70)の値が得られた。さらに中間の(46)の工程を加えることによるラン(製造日毎)の効率の変化(50)になり全く加えないと(61)が得られた。





特開平2-119126 (B)




図 2




図 4